تم مناقشة رسالة الماجستير للطالبة (نورا نزار كمال) بتخصص الحاسبات من قسم هندسة السيطره والنظم يوم الاحد المصادف ١٩-٢-٢٠٢٣ بعنوان:

Low-Density Parity Check Codec Power Reduction using Dynamic Voltage Scheduling "

تقليل الجهد الكهربائي لرموز التحقق من التكافؤ منخفظة الكثافة باستخدام جدولة الجهد الديناميكي "

وقد تألفت لجنة المناقشه كل من

1.ا.م.د اخلاص كاظم حمزة / رئيساً.

2. ا. م.د احمد مظهر حسن / عضواً.

3. ا.م. د. علي مجيد حسن /عضواً.

4. م.د قصي فاضل حسن / عضواً وَ مشرفاً.

5. م.د. عمر يونس قاسم /عضواً ومشرفاً.

تم تقديم عمل بحثي يقلل من استهالك طاقة لمشفر(LDPC) باستخدام طريقة كفوءه معروفة لتقليل الطاقة تسمى جدولة الجهد الديناميكي (DVFS ) وهي واحدة من أقوى استراتيجيات تقليل الطاقة في دوائر (CMOS). اعتمدت هذه الطريقة للتحكم في مستوى الجهد الامثل الذي يدخل المشفر وتحديده ، لتقليل إجمالي استهلاكه للطاقة. يشتمل النظام المقترح على وحدة تحكم منطقية ًضبابية FLC ساهمت في تسهيل و مرونه العمل.

The proposed system includes a fuzzy logic controller with the DVFS technique to control and select the optimum voltage level entering the encoder to reduce its total power consumption.